|
|
|
|
| LEADER |
05491nmm a2200349 u 4500 |
| 001 |
EB000637586 |
| 003 |
EBX01000000000000000490668 |
| 005 |
00000000000000.0 |
| 007 |
cr||||||||||||||||||||| |
| 008 |
140122 ||| ger |
| 020 |
|
|
|a 9783322803382
|
| 100 |
1 |
|
|a Herrmann, Paul
|
| 245 |
0 |
0 |
|a Rechnerarchitektur
|h Elektronische Ressource
|b Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner
|c von Paul Herrmann
|
| 250 |
|
|
|a 3rd ed. 2002
|
| 260 |
|
|
|a Wiesbaden
|b Vieweg+Teubner Verlag
|c 2002, 2002
|
| 300 |
|
|
|a XVIII, 430 S. 39 Abb
|b online resource
|
| 505 |
0 |
|
|a 16.4 Sun Ultra Sparc III -- 16.5 IBM Power 4 -- 17 Vektorrechner -- 17.1 Einführung -- 17.2 CDC CYBER 205 -- 17.3 Cache-Speicher -- 17.4 Register -- 17.5 CRAY-Vektorrechner -- 17.6 Leistung von Vektorrechnern -- 17.7 Entwicklungs-Trends -- 18 Hardware-Komponenten zur Unterstützung des Betriebssystems -- 18.1 Einführung -- 18.2 Privilegstufen -- 18.3 Stapel -- 18.4 Unterbrechungen -- 19 Ein- und Ausgabe-Organisation -- 19.1 Einführung -- 19.2 Plattenspeicher -- 19.3 Festplattenspeicher-Ansteuerung -- 19.4 Ein-/Ausgabe-Befehle -- 19.5 Arten der Ein-/Ausgabe -- 20 Parallelrechner -- 20.1 Einführung -- 20.2 Klassifizierung -- 20.3 Leistung von Parallelrechnern -- 20.4 Datenabhängigkeit -- 21 Multimedia-Rechner -- 21.1 Einführung.-21.2 Multimediale Datenverarbeitung -- 21.3 Multimedia-Erweiterungen
|
| 505 |
0 |
|
|a 10.3 Adressierung mittels Statusinformation -- 10.4 Zweistufige Mikroprogramme -- 10.5 High Level Microcode -- 11 Pipelines -- 11.1 Einführung -- 11.2 Daten- und Steuerfluss -- 11.3 Pipeline-Speedup -- 12 RISC-Architektur -- 12.1 Einführung -- 12.2 Theoretische Eigenschaften von RISC-Architekturen -- 12.3 Praktische Merkmale moderner RISC-Implementierungen -- 12.4 Moderne RISC-Architekturen -- 12.5 RISC-Identifikation -- 12.6 Swing-Architekturen -- 13 Leistungsverhalten von Rechnern -- 13.1 Einführung -- 13.2 CPU-Leistung -- 13.3 Hauptspeicher-Effizienz -- 13.4 E/A-Leistung -- 13.5 Benchmark -- 14 Superskalare Architekturen -- 14.1 Einführung -- 14.2 Superskalare Architekturen -- 14.3 Superpipelining -- 14.4 VLIW-Architekturen -- 15 Dynamic Execution -- 15.1 Einführung -- 15.2 Pentium Pro -- 15.3 P6-kompatible Rechnerarchitekturen -- 15.4 Pentium 4 -- 15.5 Entwicklungs-Tendenzen -- 16 Reale 64 Bit-Architekturen -- 16.1 IA-64 -- 16.2 X86–64 und der AMD Hammer -- 16.3 MIPS64 --
|
| 505 |
0 |
|
|a 1 Einführung -- 1.1 Allgemeine Einführung -- 1.2 Rechnerarchitektur-Begriff -- 1.3 Definitionen -- 1.4 Software-Architektur -- 1.5 Hardware-Architektur -- 1.6 Prinzipieller Rechneraufbau -- 1.7 Hardware-Kosten eines Rechnersystems -- 1.8 Wichtige Kenngrößen einer Rechnerarchitektur -- 2 Technologische Grundlagen -- 2.1 Einführung -- 2.2 Integration in der Chip-Technologie -- 2.3 Prozessor-Design und Hardware-Implementierung -- 2.4 Energieprobleme in Rechnersystemen -- 2.5 SOI-Technologie -- 3 Einfachst-Rechner -- 3.1 Einführung -- 3.2 Architektur-Entscheidungen -- 3.3 Funktions-Einheiten -- 4 Adressierung -- 4.1 Einführung -- 4.2 Universalregister-Maschinen -- 4.3 Byte Ordering -- 4.4 Befehlsarten -- 4.5 Registersatz der Zentraleinheit -- 4.6 Befehlsformat und Adressierungsarten -- 4.7 64 Bit-Architekturen -- 5 Speichernutzung -- 5.1 Einführung -- 5.2 Aufteilung des Hauptspeichers -- 5.3 Speicherschutz -- 5.4 Multitasking und Multiprogrammierung -- 6 Virtuelle Speicher --
|
| 505 |
0 |
|
|a 6.1 Einführung -- 6.2 Virtueller und realer Adressraum -- 6.3 Adressumsetzung -- 6.4 Demand Paging -- 6.5 Prozessverwaltung -- 6.6 Lokalitäts-Prinzip -- 6.7 Seiten-Attribute -- 6.8 Adressumsetzpuffer -- 6.9 Der externe Seitenspeicher -- 7 Virtuelle Speicherverwaltung in Multiprogrammsystemen -- 7.1 Funktionsweise -- 7.2 Gemeinsame Seitentafel verschiedener Prozesse -- 7.3 Ein- /Ausgabe-Operationen -- 8 Segmentierung -- 8.1 Einführung -- 8.2 IBM RS/6000 Segmentierung -- 8.3 IBM ESA/370 (/390) Segmentierung -- 8.4 Segmentierung der Intel-Architekturen -- 9 Hauptspeicher -- 9.1 Hauptspeicher-Technologien -- 9.2 Implementierungsarten einer Speicherzelle -- 9.3 Adressierung des Hauptspeichers -- 9.4 Preisgestaltung von Hauptspeicher-Chips -- 9.5 Erweiterungsspeicher (expanded storage) -- 9.6 Extended Refresh Devices -- 9.7 Techniken zur Beschleunigungder Hauptspeicherzugriffe -- 10 Mikroprogrammierung -- 10.1 Horizontale Mikroprogramme -- 10.2 Vertikale Mikroprogramme --
|
| 653 |
|
|
|a Computer networks
|
| 653 |
|
|
|a Computer Engineering and Networks
|
| 653 |
|
|
|a Processor Architectures
|
| 653 |
|
|
|a Microprocessors
|
| 653 |
|
|
|a Computer engineering
|
| 653 |
|
|
|a Computer architecture
|
| 041 |
0 |
7 |
|a ger
|2 ISO 639-2
|
| 989 |
|
|
|b SBA
|a Springer Book Archives -2004
|
| 028 |
5 |
0 |
|a 10.1007/978-3-322-80338-2
|
| 856 |
4 |
0 |
|u https://doi.org/10.1007/978-3-322-80338-2?nosfx=y
|x Verlag
|3 Volltext
|
| 082 |
0 |
|
|a 004.22
|
| 520 |
|
|
|a Das kompakte Lehrbuch, erprobt in Lehrveranstaltungen in Tübingen und Leipzig, beschreibt die hardware-technischen Merkmale moderner Rechnerarchitekturen und herstellerabhängig deren konkrete und aktuelle Implementierungen. Die neue Auflage wurde vollständig aktualisiert und erweitert. Neu hinzugekommen sind Kapitel über neueste Entwicklungen auf dem Gebiet der 64 Bit-Architekturen (IA-64, Hammer, UltraSparc III, Power4), der Großrechner (Parallelrechner) und Multimedia. Außerdem gibt es einen kostenlosen Online-Service für den Einsatz des Buches in der Lehre
|